کالیبراسیون دیجیتال مبدل آنالوگ به دیجیتال پایپ لاین radix-4

پایان نامه
چکیده

: مبدل های آنالوگ به دیجیتال با سرعت بالا و تعداد بیت بالا جزء بلوک های ساختاری مهم در بیشتر کاربردهای الکترونیکی هستند. مبدل های آنالوگ به دیجیتال یک پل ارتباطی بین دنیای آنالوگ و دیجیتال می باشند. انواع متفاوتی از مبدل ها همچون فلش، دو طبقه، چندبخشی و پایپ لاین از نوع سرعت بالا و تعداد بیت نسبتا بالا می باشند. از این دسته، معماری مبدل آنالوگ به دیجیتال پایپ لاین برای کاربردهایی همچون سیستم های ارتباطی دیجیتال، سیستم های صوتی و غیره کارآمدتر است. معماری های متفاوتی برای طراحی مبدل آنالوگ به دیجیتال پایپ لاین وجود دارد که هر کدام با توجه به تعداد بیت درون هر طبقه و سرعت کلی مبدل ویژگی های متفاوتی دارند. یکی از مهم ترین چالش ها در طراحی مبدل آنالوگ به دیجیتال پایپ لاین ، اثرات غیر خطی ناشی از المان های موجود در مدارات آنالوگ است که باعث تضعیف مشخصه های مبدل خصوصا snr و sfdr می گردد و متناسب با این اثرات، بخشی از کدهای دیجیتال خروجی گم شوند. در این پایان نامه ابتدا مشخصه های مهم یک مبدل ارائه شده است و سپس معماری جدیدی از مبدل آنالوگ به دیجیتال پایپ لاین با نام radix-4 بر اساس خطاهای بخش آنالوگ مدل سازی شده است. رابطه ورودی و خروجی هر طبقه از مبدل نیز بر اساس خطای المان های مداری تخمین زده شده است. در روشی جدید مشخصه های دینامیکی و استاتیکی از جمله inl و snr بر اساس خطاهای تصادفی با توزیع گوسین، میانگین صفر و انحراف استاندارد ترم خطا محاسبه شده است . خطای های وابسته به عوامل غیر ایده آل مداری در بخش آنالوگ با استفاده از فیلترهای تطبیقی و سری های ولترا با الگوریتم های متفاوتی همچون lms و nlms کالیبره شده اند. خطای موجود در مبدل آنالوگ به دیجیتال پایپ لان خطاهای آفست مقایسه گرها، آفست آپ امپ، گین محدود آپ امپ، عدم تطبیق خازن ها و خطا ی گین غیر خطی آپ امپ و غیره می باشند. در مراحل بعد با استفاده از یک روش جدید خطاهای خطی و غیر خطی تخمین زده شده اند و فیلتر دیجیتال متناسب با آن ها طراحی شده است. خطای غیر خطی با روشی جدید از بین می روند و خطاهای خطی با استفاده از فیلتر های تطبیقی طراحی شده متناسب با این نوع مبدل تصحیح می شوند . برای تخمین ضرایب مرتبه اول و مرتبه سوم فیلتر طراحی شده در کنار الگوریتم های موجود از یک الگوریتم جدید به نام -nlms استفاده شده است. نمونه تحت کالیبراسیون دارای 9 طبقه است، در طراحی فیلتر تطبیقی از مبدل کم سرعت سیگما-دلتا بیتی استفاده می شود. فرکانس نمونه برداری 100mhz و قبل از کالیبراسیون با وجود تمام خطاها در تمام طبقات پارامترهای استاتیک عبارتند از inl=23 lsb وdnl=2.4lsb و همچنین پارامترهای دینامیک برابرند با: snr=31db، sfdr=34db و5bit enob=. بعد از مراحل مختلف کالیبراسیون پارامترهای استاتیک، inl=0.26lsb و 0.17lsbdnl= می باشد. پارامترهای دینامیک مبدل بعد از کالیبراسیون برابرند با: snr=92db، sfdr=74db، enob=15bit.

منابع مشابه

کالیبراسیون دیجیتال پس زمینه ی مبدل آنالوگ به دیجیتال پایپ لاین با دنباله ی نویز شبه تصادفی

از مبدل های آنالوگ به دیجیتال پایپ لاین در سیستم های ارتباطی به طور گسترده استفاده می شود. دقت این مبدل-ها به دلیل محدودیت هایی مانند وجود آفست مقایسه گرها، خطای حافظه و بهره محدود تقویت کننده ی ولتاژ باقیمانده کاهش می یابد. این پژوهش جهت حذف این عوامل خطا از کالیبراسیون پس زمینه ی دیجیتال با دنباله ی نویز شبه تصادفی استفاده می کند. در روش های پیشین از این شیوه ی کالیبراسیون جهت حذف برخی از عوا...

کالیبراسیون دیجیتال خطا در مبدل آنالوگ به دیجیتال سیگما-دلتا

امروزه مبدل های ?? به واسطه دارا بودن دقت های بالا با سخت افزاری ساده در کاربردهای وسیعی همچون مخابرات داده استفاده می شوند. از طرفی با کوچک شدن تکنولوژی و کاهش سطح منابع تغذیه تأمین کننده توان مدار، دراین مبدل ها از osrهای کوچکی استفاده می شود که این خود باعث افزایش تأثیر نویز کوانتیزاسیون در خروجی می شود. جهت برطرف کردن این مشکل می توان از تکنیک های حذف نویز وفقی anc استفاده کرد. این تکنیک دا...

طراحی و شبیه سازی مبدل آنالوگ به دیجیتال پایپ لاین مبتنی بر مقایسه گر ولتاژ پایین

در این پایان نامه، یک مبدل آنالوگ به دیجیتال پایپ لاین مبتنی بر مقایسه گر ولتاژ پایین طراحی شده است. با پیشرفت تکنولوژی طراحی آپ-امپ با بهره و پهنای باند بالا برای افزایش دقت ولتاژ خروجی طبقات پایپ لاین بسیار دشوار است. حذف آپ-امپ و جایگزین کردن آن به وسیله یک مقایسه گر و منبع جریان تاثیر زیادی در کاهش توان مصرفی داشته است. در طراحی مبتنی بر آپ-امپ با کاهش طول کانال ترانزیستور مشکلات زیادی برای...

15 صفحه اول

طراحی یک مبدل زمان به دیجیتال پایپ لاین

مفهوم اندازه گیری زمان نقش مهمی در قسمت های مختلفی از علم و فناوری چون ابزارهای اندازه گیری، فیزیک، قفل کننده های فاز دیجیتال و همچنین در دمدولاتورها و مبدل های داده ایفا می کنند. مبدل های زمان به دیجیتال که عملیات اندازه گیری و تبدیل بازه ی زمانی به خروجی دیجیتال را انجام می دهند، معمولا شامل دو بخش می شوند: بخش اول که مقدار زمان های بزرگ را اندازه گیری می کند و به طور معمول از یک شمارنده ساخت...

15 صفحه اول

طراحی یک مبدل آنالوگ به دیجیتال پایپ لاین 8bit، 10ms/s در تکنولوژی 0.18?m cmos

مبدل های آنالوگ به دیجیتال پایپ لاین که از رایج ترین مبدل های امروزی می باشند برای کاربردهای پر سرعت و وضوح متوسط قابل استفاده می باشند ولی توان مصرفی این مبدل ها چالش اصلی طراحی آن ها می باشند. خصوصا کاربردهای قابل حمل و مبتنی بر باتری، اهمیت توان مصرفی را افزایش می دهد. در این پایان نامه یک مبدل آنالوگ به دیجیتال پایپ لاین 8 بیتی با سرعت 1ms/s و توان مصرفی 2mw در تکنولوژی 0.18?m cmos طراحی و ...

15 صفحه اول

منابع من

با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید

ذخیره در منابع من قبلا به منابع من ذحیره شده

{@ msg_add @}


نوع سند: پایان نامه

وزارت علوم، تحقیقات و فناوری - دانشگاه شهید چمران اهواز - دانشکده مهندسی

میزبانی شده توسط پلتفرم ابری doprax.com

copyright © 2015-2023